二维半导体材料（2DSM），特别是过渡金属二硫属化物（TMDs）如MoS2和WSe2，在推动集成电路（ICs）迈向下一代技术节点中具有关键作用。这主要得益于其独特的性质，包括无悬键特性、超薄厚度以及与硅的优异兼容性。这些特性有助于有效缓解短沟道效应，使器件在小型化过程中仍能保持较高的迁移率。迄今为止，通过化学气相沉积（CVD）和金属有机化学气相沉积技术，已成功合成了高质量的晶圆级TMD薄膜。TMDs在逻辑电路、模拟电路、传感器、存储器以及异质结单元中的应用已得到验证，展现了其广泛潜力。然而，目前TMDs的应用主要局限于沟道长度约为10 µm或更长以及较大栅极区域的器件。因此，探索支持缩小2DSM顶栅场效应晶体管（TG-FETs）尺寸并确保与大规模集成方法兼容的制造工艺至关重要。
2DSM FETs的集成工艺主要分为两类：栅极优先工艺和栅极后工艺。在栅极优先工艺中，埋栅或全局背栅在其他组件之前制备，而栅极后工艺则是在栅极对准沉积之前先制造源漏和介电层。然而，这两种方法在大规模制造，特别是沟道长度小型化方面均存在局限性。栅极优先工艺需要在栅极和介电层沉积后转移大尺寸MoS2，这一额外步骤可能导致裂纹和残留物的形成，从而降低良率。另一方面，栅极后工艺由于MoS2无悬键的表面以及沟道与源漏金属之间不可避免的台阶，在建立氧化物种子层和介电层方面面临挑战。随着沟道长度的减小，实现栅极与源漏区域的精确对准变得越来越复杂。栅极与源漏区域的显著重叠或未重叠可能会增加寄生电容或电阻，限制了当前集成工艺支持进一步小型化沟道长度的能力。
从硅产业的兴起到45 nm节点，多晶硅自对准工艺取代了基于铝（Al）的栅极结构。这一进步通过直接离子注入实现了栅极与源漏区域的对准，显著降低了寄生电容。随后，轻掺杂漏极工艺和自对准硅化物技术等自对准工艺被引入。通过自对准工艺制造2DSM FETs，可以克服介电层和转移的挑战，同时保留上述优势，从而进一步缩小沟道长度。然而，传统的硅基技术，包括离子注入和选择性干法刻蚀，在应用于2DSM固有的原子级薄厚度时存在局限性，这使得其在制造2DSM自对准TG-FETs时变得复杂。最近，针对2DSM FETs的几种新型自对准工艺已出现。一种有前景的方法是使用纳米线作为TG硬掩模，以促进源漏金属的自对准沉积，其中纳米线的宽度定义了沟道长度。然而，纳米线生长的不一致排列和尺寸对满足大规模集成的要求构成了重大挑战。此外，利用Al顶栅自氧化形成的硬掩模开发了自对准FETs。然而，这一自氧化过程对温度和环境因素敏感，可能会影响器件的一致性。此外，用作电荷捕获层的氧化物包覆Al通常会导致显著的滞后效应。尽管通过剥离和转移等替代方法成功制造了性能优异的2DSM自对准TG-FETs，但这些工艺在兼容性和可扩展性方面面临重大挑战。
鉴于此，复旦大学包文中研究员，绍芯实验室的谭小军和王印合作发表了题为“Development of Self-Aligned Top-Gate Transistor Arrays on Wafer-Scale Two-Dimensional Semiconductor”的工作在Advanced Science期刊上。该工作提出了一种基于化学气相沉积（CVD）生长单层MoS2的顶栅场效应晶体管（TG-FETs）新型自对准工艺。该创新方法利用顶栅金属作为硬掩模，并通过湿法/干法混合刻蚀技术对介电层进行处理，从而实现源漏金属的自对准沉积。这一方法展现了优异的兼容性，并促进了大规模集成制造。通过退火和封装等后工艺优化，降低了接触电阻并减少了缺陷，显著提升了器件的电学性能和稳定性。对制备和优化后的自对准MoS2 TG-FETs阵列的对比分析表明，其开态电流、开关比（Ion/Ioff）显著提高，同时亚阈值摆幅（SS）和滞后窗口显著减小。通过进一步缩小栅极长度（Lg），成功制备了沟道长度为200 nm的自对准MoS2 TG-FETs，其最大输出电流达到465.6 µA µm−1，开关比高达108。此外，基于自对准MoS2 TG-FETs成功制备了反相器、与非门（NAND）和或非门（NOR）逻辑门，展现了其在先进电子电路中进一步小型化和应用的潜力。
总之，本工作提出了一种实现晶圆级自对准MoS2顶栅场效应晶体管（TG-FET）的制造策略。该工艺利用顶栅金属作为硬掩模，结合湿法和干法选择性刻蚀技术，在缩小栅极和沟道长度的同时，避免了栅极与源漏之间的重叠或未对准问题。这一精度在传统的栅极后工艺和栅极优先工艺中目前无法实现。通过对接触和介电层的优化，所制备的器件实现了高性能和均匀性，包括开态电流、开关比（Ion/Ioff）、滞后窗口、亚阈值摆幅（SS）的显著改善以及阈值电压（Vth）的降低。为验证这一小型化方法的有效性，本工作还制备了沟道长度约为200 nm的器件，其开态电流高达465.6 µA µm−1，开关比超过108。此外，利用该技术成功制备了反相器和逻辑单元，展示了该工艺的可行性和可扩展性，这对于推动高性能二维电子器件在小型化和集成应用中的发展具有重要意义。
文章链接：https://advanced.onlinelibrary.wiley.com/doi/10.1002/advs.202415250
本新闻稿转载自低维 昂维，原文链接：https://mp.weixin.qq.com/s/YrrSUWX3hGWG7CrfA3cNSA