缓存是现代高算力处理器的关键部件，而传统六管静态随机存储器（6T-SRAM）虽然有着较高的速度，但因其低集成度和高功耗的瓶颈，难以满足日益增长的缓存容量需求。嵌入式动态存储器(eDRAM)凭借其高密度、低功耗的优势广泛应用于三级和四级缓存。然而，传统的“晶体管+电容”结构（1T1C-DRAM）面临破坏性读取、高深宽比电容制造困难以及与逻辑工艺兼容性差等问题。基于增益单元机理的双晶体管eDRAM (2T-eDRAM)完全与CMOS逻辑兼容，但其数据保持时间过短且单元面积大，难以满足高集成度和低功耗应用的严格需求。
近日，复旦大学信息学院万景研究员，联合微电子学院的周鹏教授，包文中研究员团队，合作设计并制造了一种结合硅和MoS2的异质双晶体管eDRAM（Si-MoS2 2T-eDRAM），解决了传统增益单元eDRAM的存储时间过短问题，进一步采用三维异质叠层工艺，实现集成密度的跨越式提升。这种新型结构充分利用了MoS2晶体管的低漏电特性，显著延长数据存储时间（高达6000秒，相比传统DRAM提升1000倍以上），还能实现5纳秒的工作速度，同时结合硅晶体管高开态电流的优点，实现了高感测裕度。该结构通过后端工艺（BEOL）实现MoS2与硅的三维堆叠集成，不仅显著提高集成密度（单元面积最小至8F²，比传统SRAM缩小10倍以上），还完全兼容现有CMOS逻辑工艺。
该技术在存储性能和制造工艺上具有突出优势，为高密度嵌入式存储器技术的发展带来了革命性突破，并为其在高性能处理器中的应用开拓了新的路径。这一研究成果发表在2024年11月的《自然通讯》（Nature Communications）上。
文章链接：https://www.nature.com/articles/s41467-024-54218-w